【115年度教育部計畫徵件】「智慧晶片設計教學環境建置計畫徵件須知」及徵件說明會

最後更新日期 : 2026-06-16 資訊群組 : admin

主旨:教育部115年度「智慧晶片設計教學環境建置計畫」徵件公告

一、計畫目的:為因應全球半導體技術快速演進及高階人才需求,本計畫旨在強化大學電資領域(電機、電子及資訊等)於超大型積體電路(VLSI)之教學能量與教學環境。

二、補助額度及相關限制:

(一)本計畫採部分補助,每校補助額度最高新臺幣300萬元。

(二)學校自籌經費比例不得低於教育部補助經費之10%。

(三)申請件數限制:每校至多以申請1案為原則。

(四)計畫期程:全程計畫自115年9月1日起至118年8月31日止(第1年計畫自115年9月1日至116年8月31日)。

三、校內申請作業時程:因本計畫每校至多以申請1案為原則,有意申請之單位請務必於「115年6月26日(星期五)17時前」通知教資中心,俾利統計本校申請件數。如有多個單位表達申請意願超過數量限制,教資中心將另案辦理校內調解會或協調作業。(請注意:教育部線上申請及用印後計畫書電子檔上傳之最終期限為115年7月24日)

四、教育部徵件說明會:

(一)時間:115年7月1日(星期三)14時

(二)地點:國立臺灣大學電機二館1樓142會議室

(三)報名網址:https://forms.gle/kbQoUDs6wsqUjtRu8

五、相關附件下載:詳細徵件須知及計畫申請書格式可於本計畫網站(https://proj.moe.edu.tw/aicd2024/)下載。

瀏覽數: